

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02051734 A

(43) Date of publication of application: 21.02.90

(51) Int. CI

G06F 9/22 G06F 9/06 G06F 11/28

(21) Application number: 63203002

(71) Applicant:

**NEC CORP** 

(22) Date of filing: 15.08.88

(72) Inventor:

**ONO YOSHIHARU** 


## (54) MICROPROGRAM CONTROLLER

## (57) Abstract:

PURPOSE: To facilitate the correction of a microprogram by holding the change data to be replaced with the data on a control memory and writing the change data into a control register selected by a data switching means via a data part of an associative memory.

CONSTITUTION: A key part 8 of an associative memory 7 is retrieved by the read address of a control memory 1, and a comparator 10 outputs a coincidence signal to a control circuit 15 when the coincidence is obtained between the read address and the part 8. At the same time, the memory 7 outputs the data on a data part 9 to the circuit 15. Thus the circuit 15 that inputted said coinci dence signal and data out of the memory 7 performs the control actions of 6 different types of modes in accordance with the data on a control field occupy ing a part of the input data. This control field consists of 6 bits of bit 1 - bit 6 and each bit is exclusively set.

COPYRIGHT: (C)1990,JPO&Japio



## / 19日本国特許庁(JP)

① 特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平2-51734

@Int. Cl. 5

識別配号 庁内整理番号 ③公開 平成2年(1990)2月21日

G 06 F

370

7361-5B 7361-5B

9/22 9/06 11/28 7343-

審査請求 未請求 請求項の数 6 (全9頁)

❷発明の名称

マイクロプログラム制御装置

②特 頤 昭63-203002

20出 願 昭63(1988)8月15日

⑦発 明

卷 治 大 野

東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 勿出 顧 人

東京都港区芝5丁目33番1号

個代 理 弁理士 山川 政樹 外2名

1. 発明の名称

マイクロブログラム制御装置

- 2. 特許請求の範囲
- (1) マイクロプログラムを記憶する読出し専用 の制御メモリと、

前記制御メモリの既出しアドレスを索引情報と してキー部分に保持し、とのキー部分に対応する データ部分に前配制御メモリに保持されているデ ータに替える変更データを保持し、前記制御メモ りの銃出しアドレスとこの銃出しアドレスによつ て検索された前記キー部分の乗引情報とが一数し たとき一致信号を出力する連想記憶手段と、

前記一致信号に応じて前記制御メモリの出力に 巻えて前記変更データを出力するデータ切替手段

を有することを特徴とするマイクロブログラム制

(2) マイクロプログラムを記憶する読出し専用 の制御メモリと、

前記制御メモリの銃出しアドレスを案引情報と してキー部分に保持し、とのキー部に対応するデ ータ部分に前記制御メモリのマイクロブログラム の分岐アドレスを保持し、前配制御メモリの読出 しアドレスとこの銃出しアドレスによつて検索さ れた前記キー部分の索引情報とが一致したとき一 致信号を出力する連想記憶手段と、

前記一致信号に応じて前記制御メモリの銃出し アドレスに替えて前記分岐アドレスを前記制御メ モリへ出力するアドレス切替手段と

を有することを特徴とするマイクロプログム 制御 装筐。

(3) マイクロプログラムを記憶する読出し専用 の飼御メモリと、

複数のフィールドからたる制御レジスメ手段と、 前記制御メモリの銃出しアドレスを索引情報と してキー部分に保持し、このキー部分に対応する データ部分に前記制御レジスタ手段の1フィール ド分の変更データとこの制御レジスタ手段の書込 みフイールド指定情報とを保持し、前配制御メモ

特開平2-51734(2)

りの飲出しアドレスとこの飲出しアドレスによつ て検索された前記キー部分の索引情報とが一致し たとき一致信号を出力する連想記憶手段と、

前記一数個号に応じて、前記Iフイールド分の 変更データを前配書込みフィールド指定情報が指 定する前記制御レジスタ手段のフィールドに書込 む制御手段と

を有することを特徴とするマイクロブログラム制 御手取。

(4) マイクロブログラムを記憶する統出し専用の制御メモリと、

複数のフィールドからなる制御レジスタ手段と、 前配制御メモリの脱出しアドレスを集引情報と してキー部分に保持し、このキー部分に対応する データ部分に前配制御メモリの再読出しアドレス と前配制御レジスタ手段の各込みフィールド指定 情報とを保持し、前配制御メモリの飲出しアドレスとこの説出しアドレスによつて検索された前配 キー部分の案引情報とが一致したとき一致信号を 出力する速想配律手段と、

ドレスによつて検索された前記キー部分の案引情報が一致したとき一致信号を出力する連想記憶手段と、

前記連想配億手段から出力される前配作業メモ リのアドレスを保持し、このアドレスの値をイン クリメントして前配作業メモリへ出力するカウン ト手段と、

前記一致信号に応じて、前記作業メモリから既出した前記変更データをこの変更データに対応する前記フィールド指定情報が指定する前記制御レジスタ手段のフィールドへ書込む制御手段とを有することを特徴とするマイクロブログラム制御装置。

(6) マイクロブログラムを記憶する腕出し専用 の創御メモリと、

複数のフィールドからたる制御レジスタ手段と、 前配制御メモリのアドレス情報と前記制御レジスタ手段のフィールド指定情報とを対にして保持 する作業メモリと、

前記制御メモリの読出しアドレスを索引情報と

前配一数信号に応じて前配再読出アドレスを選択して前記制御メモリに出力するアドレス切換手段と、

前記アドレス切換手段から出力された再読出しアドレスに応じて前記制御メモリから再読出しされたデータを前記書込みフィールド指定情報が指定する前記制御レジスタ手段のフィールドに書込む制御手段と

を有することを特徴とするマイクロブログラム制 御袋置。

(5) マイクロブログラムを記憶する統出し専用 の制御メモリと、

複数のフィールドからなる制御レジスク手段と、 前配制御メモリの変更データと前記制御レジス ク手段のフィールド指定情報とを対にして保持す る作業メモリと、

前記制御メモリの読出しアドレスを索引情報と してキー部分に保持し、とのキー部分に対応する データ部分に前記作業メモリのアドレスを保持し、 前記制御メモリの読出しアドレスとこの読出して

してキー部分に保持し、とのキー部分に対応する データ部分に前配作業メモリのアドレスを保持し、 前配割御メモリの銃出しアドレスととの銃出しア ドレスによつて検索された前配キー部分の索引情 報が一致したとき一致信号を出力する遠想配復手 段と、

前記連想記憶手段から出力される前記作業メモリのアドレスを保持し、このアドレスの値をインクリメントして前配作業メモリへ出力するカウント手段と、

前記一致信号に応じて、前記作業メモリから就出した前記制御メモリのアドレス情報に従つてとの制御メモリからデータを統出し、とのデータを前記アドレス情報に対応する前記フィールド指定情報が指定する前記制御レジスタ手段のフィールドへ書込む制御手段と

を有することを特徴とするマイクロブログラム制 御装置。

3. 発明の詳細な説明

〔産業上の和用分野〕

この発明はマイクロブログラム制御方式を採用した電子計算機にかけるマイクロブログラム制御 装置に関し、 特にマイクロブログラムの変更が容 島にできるマイクロブログラム制御装置に関する ものである。

#### (従来の技術)

ら修正したステップまでを RAM 領域において実行させ、との修正したステップを通過した後は B O M 領域に分 肢させこの修正したステップの統 きを実行するといつた処理を必要としていた。

このため、割御メモリの BOM 領域に格納されているマイクロブログラムに変更が生じることによつて RAM 領域に格納されるマイクロブログラムのステップ数が増加し、これによりこの RAM 領域が割御メモリに占める比率が増加するとともに割御メモリに格納されるマイクロブログラム全体のステップ数も増加する結果となり、割御メモリ部分の価格の上昇及び性能の低下を招くという欠点があつた。

# (繰題を解決するための手段)

この発明のマイクロブログラム制御装置は、マイクロブログラムを記憶する説出し専用の制御メモリと、その制御メモリの読出しアドレスを案引情報としてキー部分に保持し、このキー部分に対応するデータ部分に制御メモリに保持されているデータに替える変更データを保持し、制御メモリ

専用メモリではとのメモリの内容を変更する必要があつても変更できないのでとの ROMを再び作り直さねばならず、とのため多大の費用と時間を必要としている。

この欠点を改善するために、制御メモリの一部 の領域を飲み出し及び書き込み可能なメモリ(以 下RAMという)で構成することによつてメモリ内 容の変更を容易に行う技法がある。

#### (発明が解決しよりとする課題)

しかし、上述したようにROM及びRAMを制御メモリとして使用する場合、この2種類のメモリの領域は固定であるためにROM 領域に格納されているマイクロブログラムを修正するときには大きな制約を受けていた。例えば、ある根域脂命令に相当するマイクロブログラム中の特定のステップを修正して実行する場合、まず、この根域語に相当するマイクロブログラムの先頭ステップを修正し、大に、このマイクロブログラムの先頭ステップか

の統出しアドレスとこれによつて検索されたキー部分の索引情報とが一致したとき一致信号を出力する連想記憶手段と、その一致信号に応じて制御メモリの出力に替えて変更データを出力するデータ切替手段とを有する。

また、この発明のマイクロブログラム制御装置 において、連想記憶手段のデータ部分はマイクロ ブログラムの分肢アドレスを保持し、この分肢ア ドレスはアドレス切替手段に選択され制御メモリ に出力されるのでマイクロブログラムのステップ はこの分骸アドレスに分数する。

また、との発明のマイクロブログラム制御装置 にかいて、連想配像手段のデータ部分は制御レジスタ手段の変更データ及び制御レジスタのフイー ルド指定情報を保持し、制御手段はこのフィール ド指定情報に従つて変更データを制御レジスタに 毎込む。

また、この発明のマイクロブログラム制御装置 において、連想配貸手段のデータ部分は制御メモ リの再統出しアドレス及び制御レジスタ手段のフ イールド指定情報を保持し、再就出しアドレスは アドレス切替手段に選択され制御メモリへ出力さ れるのでこの制御メモリからは再読出しされたデ ータが出力される。そして、制御手段はこの再読 しされたデータをフィールド指定情報に従つて制 御レジスタに審込む。

また、との発明のマイクロブログラム 制御装置 において、連想記憶手段のデータ部分は作業メモ

次にとの発明について図面を参照して説明する。 **魚1回はこの発明の一実施例を示すプロック図** である。との図にかいて、1はROM Kより構成 されるマイクロブログラムを記憶する制御メモリ である。2は3入力1出力のデータ切替器であつ て、制御メモリ1の出力、後述する連想メモリ7 の出力及び作業メモリ12の出力を入力し、とれ ら3つの入力の中から1つを選択し出力するもの である。3は制御レジスタであつて複数のフィー ルドから構成されており、データ切着器2の出力 が書込みデータとして入力されこの制御レジスタ 3 の複数のフィールドの全部あるいは一部に書込 まれるようになつている。4は4入力1出力のア ドレス切替器であつて、制御レジスタ3の1フイ ールド、後述するマイクロアドレスレジスタ 5、 連想メモリ 7 及び作業メモリ 1 2 の出力を入力し てとれら4つの入力の中から1つを制御メモリ1 の銃出しアドレスとして選択し出力する。 5 は飼 御メモリ1の欧出しアドレスを保持するマイクロ アドレスレジスタ、6はアドレス切替器4の出力 りのアドレスを保持し、作業メモリは創御メモリのアドレス情報と創御レジスタ手段のフィールド指定情報とを対にして保持する。そして、連想配位手段に保持されている作業メモリのアドレスはカウンタ手段のカウンタ手段のカウンターとして、変更のカウンターのアドレスを保持及びインクリメントして作業メモリから創御メモリから制御メモリからデータを説出し、説出したアドレスに従つて制御メモリからデータを説出し、このデータをフィールド指定情報に従つてレジスタ手段に普込む。

## (作用)

この発明のマイクロブログラム装置において、 連想配信手段のデータ部分は制御メモリのデータ に替える変更データを保持し、この変更データは データ切替手段に選択され制御レジスタに答込ま れるので、マイクロブログラムのステップはこの 変更データに憧集されるのである。

## (実施例)

化「1」を加算してマイクロアドレスレジスタ5 へ供給する加算器である。 7 は連想メモリであつ て、キー部分8、データ部分9、及びアドレス切 替器 4 から出力される説出アドレスと上記キー部 分8の出力との一致を検出して一致信号を出すよ りになつている比较錯10の3つから構成される**。** また、上記データ部分 5 の出力はデータ切換回路 2へ出力されるとともに作業カウンタ11へ出力 され、更に品較器10から出力される一致信号と ともに後述の制御回路15へも出力される。作業 カウンタ11は、これが保持ナるデータに「1」 を加算するとともにこの保持するデータを後述す る作葉メモリ12へとの作業メモリ12の飲出し アトレスとして供給する。**との作業メモリ**12は 直接フィールド13とこれと対になつている間接 フィールド14とからなつており、との直接フィ ールド13の出力はデータ切替器2へ出力され、 一方間接フィールド14の出力はアドレス切容器 4 へ出力される。制御回路15は、連想メモリ7 から一致信号及びデータを、また、作楽メモリ12 からデータをそれだれ入力し、とれらK応じてデータ切替器 2、制御レジスタ 8 及びアドレス切替器 4 に対してデータの入力切替やデータの書込み等の制御作用を行なりものである。

たか、例えば制御レジスタるが4つのフィール ド(第1~第4フイールド)から構成されている とした場合、この制御レジスタ3ヘデータを転送 (出力) する3つのメモリ(制御メモリ1、連想 メモリ1のデータ部8及び作業メモリ12の直接 フィールド13)も制御レジスタ3と同じ4つの フィールトから構成されている。そして、データ がこの3つのメモリから側御レジスタ3へ転送さ れる場合、とのデータ転送は両者の同一フィール ト聞に扱られる。例えば、制御メモリ1の第1フ イールドのデータは制御レジスタるの第1フィー ルドに転送されるが、他の第2~第4フイールド には転送されない。 いいかえれば、データの転送 先である制鋼レジスタるのフィールドを指定する ととは、このデータの転送元である3つのメモリ のフィールドを指定することと同じことになる。

は各々次に示すモードのときにセットされるものである。ビット1はイミデイエイトデータモード (IMD)、ビット2はイミデイエイトアドレスモード (IMA)、ビット3は部分直接データモード (PDD)、ビット4は部分直接アドレスモード (PDD)、ビット5は部分間接アータモード (PID)、ビット8は部分間接アドレスモード (PIA)のときにそれぞれセットされる。

次に、第1図及び第2図を用いて上配各モード 毎にこの発明のマイクロブログラム制御装置の動作説明を行なり。ただし、前述した動作、すなわ ち制御メモリ1の読出しアドレスによつて連想メ モリ7のデータが検索された結果、連想メモリ7 からこれのデータ及び一致信号が制御回路15に 出力されるという一連の動作は終了したものとし てその説明を省略する。

(1) イミデイエイトデータモードの実施例 イミデイエイトデータモードは、制御メモリ1 化格納されているマイクロブログラムの任意のス

テップを連想メモリ7に格納されているデータと

なお第1図において、制御レジスタ3の出力に よつて制御される演算器及びこの制御レジスタ3 の出力を制御信号にデコードするデコーダ等は、 との発明に直接に関与しないためその説明を省略 する。

置換してとのマイクロブログラムを実行するモードである。

第2図(4)は連想メモリアのデータ部分3のデー タ内容を示しており、ととで制御フィールド2 0 のピット1がセットされておりイミデイエイトデ - タモードであるととを示している。 また、デー タ部21にはあらかじめ制御メモリ1の1ステッ ブル띹換する変更データが保持されている。 制御 回路15は、迷想メモリてから第2回回のような データを入力してイミディエイトモードであると とを製料すると、データ切替器2に対して連想メ モリアのデータ部分8を選択するように創御する。 次に、デーメ部分8のデータ部21に保持されて いた変更データをデータ切替器2を介して制御レ ジスタ3へ書込む。この結果、制御メモリ1に格 納されているマイクロブログラムのステップを変 **更データと置換してこのマイクロブログラムを突** 行することが可能となる。

(2) イミディエイトアドレスモードの実施例 イミディエイトアドレスデータモードは、制御 メモリ1 に格納されているマイクロプログラムの 任意のステップを任意のアドレスに分岐してこの マイクロプログラムを実行するモードである。

第2図(b) は連想メモリアのデータ部分9のデー タ内容を示しており、ととで制御フィールド20 のヒット2 がセットされておりイミディエイトア ドレスモードであることを示している。また、デ - メ邱21 にはあらかじめマイクロアドレスレジ スタ5から出力される剴仰メモリ1の観出しアド レスと登換する分岐アドレスが保持されている。 制御回路15は、連根メモリアから第2図(b)のよ。 りなデータを入力してイミディエイトアドレスモ ードであることを認識すると、アドレス切替器4 に対して連想メモリアのデータ部分8を送択する ように制御する。このため、データ部分8のデー メ部21に保持されていた分岐アドレスはアドレ ス切替器(を介して制御メモリ1へ出力されるの てマイクロプログラムはこの分岐アドレスに分岐 して実行される。との結果、制御メモリ1に格納 されているマイクロブログラムのステップを任意

点でのアドレスに従ったが制御メチリーを表えを介して制御レンスタリを書えを介して制御レンスタリを書えを介して制御レンスタリを書き、大に、大きのでは、ボータ切替品を見る。 大きのでは、ボータ切替品を見る。 大きのからない かっという ない アータ と 変更データ と 世後して このマイクロアラムを実行することが可能となる。

#### (4) 部分直接アドレスモードの実施例

部分直接アドレスモードは、創御メモリ1に格 納されているマイクロブログラムの任意のステン ブの任意のフィールドのデータを別のアドレスの 任意のステップの上記任意のフィールドに相当す のアドレスに分岐してこのマイクロブログラムを 実行することが可能となる。

## (3) 部分直接データモードの実施例

部分直接データモードは、制御メモリ1 K格納されているマイクロブログラムの任意のステンブ における任意の1 つのフィールドのデータを連想メモリ7 K格納されているデータに置換してこのマイクロブログラムを実行するモードである。

るフィールドのデータと関換してこのマイクロブロ グラムを実行するモードである。

第2図(d)は連想メモリアのデータ部分3のデー タ内容を示しており、ととで制御フィールド20 のピット4がセットされており部分直接データモ ードであるととを示している。また、デーメ邸2 1 にはあらかじめマイクロアドレスレジスタ 5 か ら出力される制御メモリ 1 の統出しアドレスと置 換する再読出しアドレス及びとの再読出しアドレ スによつて航出されたデータを甞込む制御レジス タ3のフィールドを指定するフィールド記述子が 対で保持されている。制御回路15は、連想メモ リアから第2図(d)のようなデータを入力して部分 直接アドレスモードであることを認識すると、ア ドレス切替器4に対して連想メモリてのデータ部 分3を選択するように制御するとともに、データ 切替器 2 に対して制御メモリ 1 を選択するように 制御する。従つて、あらかじめ連想メモリてのデ ータ部分8に保持されていた再読出しアドレスは ナトレス切替器 4 を介して制御メモリ1へ出力さ

れるので、この再読出してドレスに応じたデータが答案2を介して制御レジスタ3へ出力される。このデータはあらかじめ連想メモリ1のデータ部分3に保持されていたフィールドに審込まれることになる。この結果、マイクロブログラムの任意のステンプの任意のフィールドのデータを別のアドレスの任意のステンプの上配任意のフィールドに相当するフィールドのデータと遺換してこのマイクロプログラムを実行することが可能となる。

#### (5) 部分間接データモードの実施例

部分間級データモードは、制御メモリ 1 化格納されているマイクロブログラムの任意のステップを作業メモリ 1 2 化格納されている変更データと 1 フィールド単位に置換してこのマイクロブログラムを実行するモードである。

# 2 図(o)は連想メモリ7のデータ部分9のデータ内容を示しており、ことで制御フィールド20のピント5がセットされており部分間接データモ

ルド 1 3 に保持されているフィールド記述子によって指定された創御レジスタ 3 のフィールドに書込れることになる。さらに、作業カウンタ 1 1 のインクリメント動作に従つて順次上述と同様の動作が行なわれることによつて作業メモリ 1 2 の 箇級フィールド 1 3 から配出されたデータが順かとれることによって、する。この結果、マイクロブログラムの任意のステップを1フィールド単位に変更データと置換して、すなわら1 フィールド単位に新たに作成してこのマイクロブログラムを実行することが可能となる。

## (6) 部分間接アドレスモードの実施例

部分間接アドレスモードは、創御メモリ1 化格納されているマイタロブログラムの任意のステップの任意のフイールドのデータを作業メモリ1 2 に格納されている別のアドレスの任意のステップの上記任意のフィールドに相当するフィールドのデータと1フィールド単位に登換してこのマイクロブログラムを実行するモードである。

ードであるととを示している。また、データ部2 1にはもらかじめ作業メモリ12のアドレスが保 持されている。 第2図(I)はとの作業メモリ12の 直接フィールド13の内容を示しており、直接フ イールド13には1フイールド分の変更データ及 びこの変更データを書込む制御レジスタるのフィ ールドを指定するフイールド配述子が対で保持さ れている。制御回路15は、連想メモリアから第 2 図(a)のようなデータを入力して部分間接データ モードであるととを認識すると、まず連想メモリ 7のゲータ部分に保持されている作業用メモリ1 2のアドレスを作業用カウンタ11へセントした 後、作業用カウンタ11の出力を作業メモリ12 の統出しアドレスとして用い作業メモリ12の底 投フィールド13を銃出すとともに、データ切替 巻2に対して作業メモリ12の直接フィールド1 3 を選択するよりに制御する。従つて、との直接 フィールド13に保持されている1フイールド分 の変更データはデータ切替器 2 を介して制御レジ スメるへ出力され、とのデータと対で直接フィー

第2回(1)は連想メモリアのデータ部分8のデー ∮内容を示しており、ととで制御フィールド20 のピットもがセットされており部分間接アドレス モードであるととを示している。また、データ部 21にはあらかじめ作業メモリ12のアドレスが 保持されている。第2図回はこの作業メモリ12 の間接フィールド14の内容を示しており、間接 フィールド14にはあらかじめ制御メモリ1の再 **読出しアドレス及びこの再読出しアドレスで指定** される制御メモリ1のデータを書込む制御レジス タ3のフィールドを指定するフィールド記述子が 対で保持されている。 飼御回路15は、連想メモ リアから第2図(g)のようなデータを入力して部分 間接アドレスモードであることを認識すると、連 想メモリ7のデータ部分3に保持されている作業 用メモリ12のアドレスを作業用カウンタ11へ セットした後、作業用カウンタ11の出力を作業 メモリ12の試出しアドレスとしてこの作業メモ リ12の間接フィールド14を飲出すとともに、 アドレス切替器4に対して間接フィールド14を

選択するように制御する。さらに、制御回路15 は、データ切替器2化対して制御メモリ1を選択 ナるように削御する。従つて、間接フィールド1 4 に保持されている再読出してドレスはアドレス 切替器4を介して制御メモリ1へ出力されるので、 との再就出してドレスに応じたデータがデータ切 **勧告2を介して制御レジスタ3へ出力される。と** のデータは、 あらかじめとのデータと対で間接フ イールド14 に保持されているフィールド記述子 によつて指定された制御レジスタ 3 のフィールド 化谷込まれるととになる。さらに、作業カウンタ 11のインクリメント動作に従つて順次、上述と 同様の動作が行なわれることによつて作業メモリ 12の間接フィールド14から読出された再號出 しアドレスに従つて制御メモリ1から駅出された データが園次制御レジスタ3の各フィールドに書 込まれるととになる。この結果、マイクロブログ タムの任意のステップの任意のフィールドのデー タを、別のアドレスの任意のステップの上配任意 のフィールド に相当するフィールドのデータと1

のフィールドのデータを他の任意のステップの 任意のフィールドのデータと置換することによ つて新たにステップを作成してこれを実行する。

したがつて従来に比べて容易にマイクロブログラムを修正することが可能となり、しかも制御メモリに格納するマイクロブログラムのステップ数は増加しないので従来のように制御メモリのコストが上昇することやこの制御メモリの性能が低下することがない。

#### 4. 図面の簡単な説明

第1 図はこの発明の一実施例を示すプロック図、 第2 図(a)~(a)、(a)及び切は速想メモリのデータ部 分のデータフォーマット図、第2 図(t)、(b)は作業 メモリのデータフォーマット図である。


1・・・・制御メモリ、2・・・・データ切替 器、3・・・・制御レジスタ、4・・・・アドレ ス切替器、7・・・・連想メモリ、11・・・・ 作業カウンタ、12・・・・作業メモリ、15・・・・制御回路。 フイールド単位に置換して、すなわち1フイール ド単位に新たに作成してこのマイクロブログラム を実行することが可能となる。

#### (発明の効果)

以上説明したようにこの発明によれば、制御メモリに記憶されているマイクロブログラムの実行の缺に次のような修正を行うことが可能である。
(1) マイクロブログラムの任意のステップを新た
に別のステップと単換する。

- (2) マイクロブログラムを任意のアドレスに分板させる。
- (3) マイクロブログラムの任意のステップの任意 のフィールドのデータを新たに他のデータと置 換する。
- (4) マイクロブログラムの任意のステップの任意 のフィールドのデータを他の任意のステップの 任意のフィールドのデータと置換する。
- (5) マイクロプログラムのステップを1フイール ド単位で新たに作成してとれを実行する。
- (6) マイクロブログラムの任意のステップの任意

练 1 図



# 第2回

	20	21
(a)	2 1 j	T-9